Bài tập kiến trúc máy tính chương 5 năm 2024
|
Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Kiến trúc máy tính Nội dung giáo trình Chương 1. Giới thiệu chung Chương 2. Hệ thống máy tính Chương 3. Số học máy tính Chương 4. Bộ xử lý trung tâm Chương 5. Bộ nhớ máy tính Chương 6. Hệ thống vào-ra Chương 7. Kiến trúc máy tính tiên tiến Chương 5 BỘ NHỚ MÁY TÍNH Nguyễn Kim Khánh Trường Đại học Bách khoa Hà Nội 18 March 2007 Bài giảng Kiến trúc Máy tính 1 18 March 2007 Bài giảng Kiến trúc Máy tính 2 NKK-HUT NKK-HUT Nội dung của chương 5 5.1. Tổng quan về hệ thống nhớ 5.2. Bộ nhớ bán dẫn... Show
Dưới đây là tổng hợp các file tài liệu Kiến trúc máy tính mà mình sưu tầm được. Các bạn nhấn vào nút để tải file về nhé, File trên Scribd chỉ là để xem trước file. 1. Slide bài giảng kiến trúc máy tínhToàn bộ file các bạn xem và tải trong thư mục nhé! Ở đây mình chỉ demo một file 2. Tổng hợp bài tập môn kiến trúc máy tínhỞ đây mình chỉ demo một file, các file còn lại các bạn xem trong thư mục nhé 3. Tổng hợp đề thi môn kiến trúc máy tínhỞ đây mình chỉ minh hoạ 1 đề thi, các đề còn lại các bạn xem trong thư mục nhé 4. Sách về kiến trúc máy tínhHai cuốn này đều là sách tiếng anh nha. Mình sẽ demo một cuốn. 5. Đề cương ôn tập6. Hướng dẫn sử dụng trình mô phỏng hợp ngữ MARSTài liệu môn Lý thuyết mạch 1 Tài liệu sưu tầm từ: https://www.tailieubkhn.com/2021/02/kien-truc-may-tinh.html Bài tập và Thực hành Xác định tag, index, offset. Bài 1 : Cho bộ nhớ chính có không gian 32 bit, bộ nhớ cache có kích thước là 4 MB, 1 block 256B, đơn vị truy xuất của hệ thống là 1 byte. Xác định tag, index, byte-offset với cấu hình cache sau: (a) Direct mapped byte-offset Số block Tag byte-offset (b) 4-way set associative byte-offset 4 block tạo thành 1 set nên có Tag byte-offset (c) Fully associative byte-offset Tag byte-offset Bài 2 : Cho bộ nhớ chính tổng dung lượng là 256M, bộ nhớ cache có kích thước là 256 KB, 1 block 64 words, đơn vị truy xuất của hệ thống là 2 byte. Xác định tag, index, half-word offset với cấu hình cache sau: Dung lượng bộ nhớ chính là nên ta dùng thanh ghi 28 bits tính theo byte-offset. (a) Direct mapped Half-word , ,. (b) 4-way set associative 4 blocks tạo thành 1 set mà có blocks nên có set. Half-word , ,. (c) Fully associative. Half-word , ,. 1 (c) Fully associative . Thời gian truy xuất trung bình là:. Bài 5 : Cho biết hit time của L1 là 10 cycles, hit time của L2 là 15 cycles, thời gian truy xuất của RAM (main memory) là 100 cycles. L1 tỉ lệ miss là 20%, L2 tỉ lệ miss là 10%. Xác định thời gian truy xuất vùng nhớ trung bình của hệ thống trên. Thời gian 1 chu kỳ: Thời gian truy xuất trung bình là: Tính CPI trung bình Bài 6 : Tính CPI trung bình của hệ thống pipeline khi biết tỉ lệ miss của bộ nhớ lệnh là 5%, tỉ lệ miss của bộ nhớ dữ liệu là 10%. Biết đoạn chương trình có 1000 lệnh, trong đó có 100 lệnh là lệnh load và store. Thời gian miss penalty là 100 cycles. sản xuất ra nó, bằng cách làthông qua vật liệu cảm quang của mặt nạ đểkhắc lên trên bề mặt ROMcácbit của chương trình. ROM thì rẻ hơn RAM nhiều. Tuy nhiên, nókhông linh hoạt, bởi vì nó không thể thay đổi saukhi sản xuất. Tuy nhiên,các loại ROMsaunàycó thể xóavàghi lại nhiều lần. ThS. GVC Tô Oai Hùng 22 5.2 Bộ Nhớ Cache Bộ nhớ cache ( bộ nhớ truy cập nhanh/bộnhớ đệm ) được thiết kế nhằm kết hợp bộ nhớ có dung lượng nhỏ, tốc độ truy xuất nhanh, đắt tiền với bộ nhớ có dung lượng lớn, tốcđộ truy xuất chậm, ít đắt tiền. Hình 5 (a). Khi bộ xử lý muốn đọc một từ của bộ nhớchính, nó kiểm tra từ đó có trong cache không. Nếu có thì từ đó được chuyển đến bộ xử lý. Nếu không, một khối của bộ nhớ chính được đọc vào trong cache và từ cần đọc sẽ được chuyển đếnbộ xử lý. ThS. GVC Tô Oai Hùng 25 5.2 Bộ Nhớ CacheThS. GVC Tô Oai HùngHình 5: Bộ nhớ cache và bộ nhớ chính. 26 5.2 Bộ Nhớ CacheHình 5 (b)mô tả việc sử dụng nhiều mứccache. Cache L2 thì chậm hơn và lớn hơn cache L1. Cache L3 thì chậm hơn và lớn hon cache L2. Hình 5ô tả cấu trúc của bộ nhớ cachevàbộ nhớ chính. Bộ nhớ chínhcóM(M= 2n/ K) khối ( block ),mỗi khối có độ dài cố định là K từ. Bộ nhớ cachecóC khối. Mỗi khối chứa K từvà một số bit điều khiển của thẻ (tag). Kích thước mỗi khối trong cache có thể là32 bit. ThS. GVC Tô Oai Hùng 27 5.2 Bộ Nhớ CacheThS. GVC Tô Oai Hùng 28 Hình 5: Cấu trúc bộ nhớ cache và bộ nhớ chính. 5 BỘ NHỚ ẢOThS. GVC Tô Oai Hùng 31 Bộ Nhớ Ảo Những năm trước đây,bộ nhớ máy tính nhỏvà đắt. Máy IBM650 có bộ nhớchỉ có 2000 từ. Một trong các trình biên dịch ngôn ngữALGOL 60 đầu tiên được viết chỉ chiếm 1024 từ bộ nhớ. Máy PDP-1cókích thướcbộ nhớtổng cộngchỉ 4096 từ 18 bit dành cho hệ điều hànhvà các chương trình. Trong những năm này, người lập trình tốnnhiều thời gian để đưa các chương trình vào bộ nhớ. Thường thìnó cần sửdụng giải thuật tốn ítbộ nhớnhưng chạy chậm. ThS. GVC Tô Oai Hùng 32 Bộ Nhớ Ảo Một giải pháp truyền thống là sử dụng bộnhớ thứ cấp, chẳng hạnnhư đĩa. Người lập trình chia chương trình thànhnhiều phần nhỏ gọi là các overlay ( thành phần chồng lấp ), mỗi phần có dung lượng vừa vớibộ nhớ. Kỹ thuật này mất nhiều thời gian để quản lýcácoverlay. Vào năm 1961 , một nhóm nhànghiên cứu ởManchester nước Anh đề xuất phương pháp thực thi tiến trình overlay tự động được gọi là bộ nhớ ảo ( virtual memory ). ThS. GVC Tô Oai Hùng 33 Bộ Nhớ ẢoNói cách khác, bộ nhớ ảo là c ơ chế chophép thực thi một tiến trìnhmà chỉ giữ trong bộ nhớ chính một phần không gian địa chỉ luận lý cần thiết của nó, còn phần còn lại được giữ trên bộ nhớ phụ(đĩa ). Địa chỉ luận lý: Địa chỉ do CPU tạo ra khibiên dịch chương trình được gọi là địa chỉ luận lý ( logical address ) hay địa chỉ ảo ( virtual address ). K hônggian địa chỉ luận lý: Tập tấtcả địa chỉluận lý được gọi là khônggian địa chỉ luận lý ( logical address space ). ThS. GVC Tô Oai Hùng 34 Khái Niệm Phân Trang"Ở một thời điểm bất kỳ, 4096 từ nhớ có thể được truy xuất trực tiếp (từ địa chỉ 0 đến 4095 ). Chúngta có thể cho máy tính biết là từ đây về sau bất kỳ khi nào địa chỉ 4096 được truy xuất, từ nhớ tại địa chỉ 0 đượcsử dụng. Bất kỳ khi nào địa chỉ 4097 được truy xuất, từ nhớ tại địa chỉ 1 được sử dụng,...“. XemHình 5.ThS. GVC Tô Oai Hùng 37 Khái Niệm Phân TrangThS. GVC Tô Oai Hùng 38 Hình 5: Một ánh xạ địa chỉ ảo từ 4096 đến 8191 lên các địa chỉ của bộ nhớ chính từ 0 đến 4095. Khái Niệm Phân Trang Một câu hỏi đặt ra là: "Điều gì xảy ra nếumột chương trình rẽ nhánh đến địa chỉ giữa 8192 và 12287 ?". Trên máy tính khôngcó bộ nhớ ảo, chươngtrình đó phát sinh lỗi và thông báo được in ra, ví dụ : " Nonexistent memory referenced " và chương trình kết thúc. |
